封装材料成本通常会占到整体封装成本的40%～60%，其中多种封装材料决定了芯片散热性能的优劣，如固晶胶/膜、热界面材料（TIM）、均热片及散热器以及底部填充料（Underfill）等。封装材料市场规模将随着高散热性能需求进一步提升。

　　固晶胶向固晶胶膜升级，以应对芯片尺寸减小及高集成度需求。固晶胶作为一种封装黏接材料，对芯片的有效散热也有重要作用。但受制于固晶胶均匀性差、容易有树脂泄漏等缺点，随着芯片尺寸的减小，芯片在键合时的均匀性对其缺陷率的影响也不断放大，固晶胶逐渐升级成固晶胶膜。

　　AI产业发展带动算力需求的快速扩容的背景下，主流厂商CPU和GPU的功率逐步提高，从而催生新型散热材料和散热模式。我们看到，散热解决方案从2019年左右的以风扇为代表的风冷，逐步发展至当下的3DVC风冷和开放式液体冷却技术，以支持密度在30-60kW/R左右的机房。此外，随着散热需求提升，预计未来浸没式液冷也将成为主流。

　　底部填充料是倒装的关键材料之一，在先进封装中用于包括缓解热膨胀系数不匹配产生的内应力，分散芯片正面承载的应力，保护焊球、传递芯片间的热量等作用。受AI应用蓬勃发展及手机、电脑等消费电子产品小型化驱动，底部填充胶市场2030年有望增长至15.8亿美元。

　　根据Canalys预测，兼容AI的个人电脑将从2025年开始快速普及，预计至2027年约占所有个人电脑出货量的60%，AI有望提振消费者需求。2023年10月，高通正式发布骁龙8Gen 3处理器，该处理器将会成为2024年安卓旗舰的标配处理器，包含一个基于ArmCortex-X4技术的主处理器核心，Cortex-X4超大核是Arm迄今最强悍的CPU核心，同X3相比，X4的整数功率从4.1W暴涨至5.7W。在高性能AI处理器的加持以及消费者需求下，消费电子终端产品持续向高集成、轻薄化方向发展的大趋势下，芯片和元器件体积不断缩小，功率密度却在快速增加，消费电子产品的散热方案需要不断升级。

　　其中，固晶胶/膜等封装黏接材料的主要职责是将载体与芯片或芯片之间进行黏合，但同时因其热膨胀系数最好接近芯片和芯片载体，以减小芯片黏接导致的热应力，而且具有优良的导热系数，可以有效地将芯片所产生的热传递到组装材料以利于散热；底部填充料（Underfill）在先进封装中用于缓解芯片结构之间热膨胀系数不匹配产生的内应力，以提高芯片的热循环可靠性；热界面材料（TIM）可以直接改善两个表面之间的散热性能；散热器则需将发热设备所传导的热量再传导至空气等物质。

　　预计2027年达298亿元，集成电路封装产品中所使用具体材料的种类及其价格按照封装形式和产品种类的不同存在较大差异，但封装材料成本通常会占到整体封装成本的40%～60%。根据SEMI，2022年全球半导体封装材料销售额为261亿美元，预计到2027年将增长至298亿美元，CAGR+2.7%。

　　接材料的基本功能可以被概述为将集成电路芯片键合在芯片载体上，或是芯片与芯片之间的堆叠及黏接。传统的芯片黏接材料按其方法的不同可被分为黏接法、焊接法以及低温封接玻璃法。

　　黏接法是指用高分子树脂把芯片黏到焊盘上，使两者实现连接。因为环氧树脂属于稳定的高分子聚合物，所以大多数的树脂黏接剂采用环氧树脂作为主体材料分为固晶胶和固晶胶膜。

　　固晶胶：固晶胶，又称固晶胶粘合剂（DieAttachPaste，DAP），其根据是否拥有导电需求，可被分为导电胶与绝缘胶。虽然固晶胶具有工艺温度低、成本低、热应力低、易返修等优点，但同时也存在材料的热稳定性差，需要高温固化且工艺时间长，同时在工艺流程中可能会发生树脂泄漏等问题。随着下游客户对芯片封装的要求更加严苛，固晶胶已无法满足现今大部分的使用场景。

　　固晶胶膜（DieAttachFilm，DAF）是一种超薄型薄膜黏接材料，其主要成分也是树脂，但与导电胶不同，其以胶膜的形式应用于芯片粘贴。DAF相比DAP拥有时间、成本以及性能上的全面优势。

　　AI产业发展带动算力需求的快速扩容的背景下，主流厂商CPU和GPU的功率逐步提高，从而催生新型散热材料和散热模式。我们看到，散热解决方案从2019年左右的以风扇为代表的风冷，逐步发展至当下的3DVC风冷和开放式液体冷却技术，以支持密度在30-60kW/R左右的机房。此外，随着散热需求提升，预计未来浸没式液冷也将成为主流。

　　热界面材料(ThermalInterface Materials, TIM)可改善两个表面之间的传热。电子设备的性能不断提高，但它们消耗更多的电量并产生更多的热量。如果热量无法有效散发，设备的性能就会受到影响。

　　均热片（HeatSpreader）是一种半导体器件的热辐射底板，用于器件的有效散热和热应力的减少。因此，均热片需要以下几点特性:(1)较高的热导率(TC)；(2)与器件材料之间最佳的热膨胀系数(CTE)；(3)与半导体芯片以及焊料之间的良好粘结性。

　　散热器（HeatSink）与均热片的作用基本相同。其作为被动散热器件用于将器件产生的热量转移到流体介质（通常为空气或液体冷却剂）中，然后将热量从设备中散发出去，从而将设备的温度控制在最佳水平。

　　底部填充料是集成电路倒装芯片封装的关键材料之一，在先进封装中用于包括缓解芯片、互连材料(焊球)和基板三者的热膨胀系数不匹配产生的内应力，分散芯片正面承载的应力，同时保护焊球、提高芯片的抗跌落性、热循环可靠性，在高功率器件中还能传递芯片间的热量。从使用场景来看，底部填充胶分为三种，一是倒装芯片底部填充胶，用于芯片与封装基板互连凸点之间间隙的填充，精度一般为微米级。二是（焊）球栅阵列底部填充胶，用于封装基板与PCB印制电路板之间互连焊球间的填充，间隙精度为毫米级，对底部填充胶要求相对较低。三则是用于晶圆级封装。其中，倒装芯片用市场占比最大。

　　2030年Underfill市场规模将达15.8亿美元。受手机、电脑等便携式电子产品朝小型化、微型化、薄型化方向逐步发展，CSP/BGA市场的普及率不断上涨促使相关封装工艺要求不断提升，同时AI应用蓬勃发展，促进先进封装需求高速提升，底部填充胶作为一类重要的封装电子胶黏剂，市场需求得以持续增长，在CoWoS等2.5D先进封装中，需要至少两次Underfill点胶工艺。据GII数据，2022年全球底部填充材料市场为9.4亿美元，预计2023年为9.8亿美元，往后看2030年有望增长至15.8亿美元，CARG达6.77%。

　　从Intel的角度，虽然功耗在传统上是大多数 FPGA 设计中第3或4关注点，如今设计组面临的困境是如何在不超过功耗预算的情况下，提供市场所需的所有功能。

　　一个设备的功耗越高，其产生的热量就越多。必须消散这些热量，以保持运行温度在规范之内。英特尔 FPGA设备封装旨在最大程度地降低热阻和提高功率耗散。

　　辐射、传导和对流是设备散热的三种方式，芯片设计使用散热器来改善散热。散热器的热能传递效率是因为散热器和环境空气之间的低热阻。热阻是物质的散热能力的测量水平，或跨不同介质边界的热传递效率，具有大表面积和良好空气流通（气流）的散热器能提供最佳的散热效果。

　　散热器有助于使设备的结点温度保持在其规定的推荐运行温度之下。有散热器时，设备的热量从芯片结点流向外壳，然后从外壳流向散热器，最后从散热器流向环境空气。

　　由于目标是减少整体热阻，设计者可以通过使用热电路模型、公式计算热阻来确定一个设备是否需要一个热量管理的散热器。

　　这些热电路模型类似于使用欧姆定律的电阻电路。图 1 显示了一个带有和不带散热器的设备热电路模型，反映了通过封装顶部的热传递路径。

　　芯片的结温通常用Tj表示，为芯片Die 表面的温度(结温)，下角标J是Junction的简写；Tc为芯片封装表面的温度，下角标C为英文Case的简写；TA为周围空气的温度。

　　芯片的基本热阻特性参数有结到空气热阻ΘJA；壳到空气热阻ΘCA；结壳热阻ΘJC；结板热阻ΘJB等四个。

　　表 1 定义了热电路参数。设备的热阻取决于图 1 所示热电路模型的热阻之和。

　　式中，Tj为测得的芯片结温，Ta为芯片所处环境的空气温度，P为芯片功耗。

　　由于ΘJA与测量设置条件有关，因此这一数值对于具体的热设计方案有非常有限的参考价值。它仅可以用于定性地比较封装散热的容易与否。

　　2）ΘCA：ΘCA 是芯片封装表面到周围环境的热阻，单位是℃/W。显然，ΘCA与ΘJA有相似的物理意义，只是芯片侧的温度变成了芯片封装表面的温度。

　　与ΘJA类似，由于这一数值与测量的具体设置条件有关，因此这一数值的参考价值也非常有限。

　　3）ΘJC：ΘJC是芯片Die表面到封装外壳的热阻。ΘJC是芯片热特性的关键参数之一，是对芯片进行散热强化设计的重要参考指标。

　　ΘJC取决于封装材料(引线框架、模塑材料、管芯粘接材料)和特定的封装设计(管芯厚度、裸焊盘、内部散热过孔、所用金属材料的热传导率)。

　　有限元件模型用来预测封装设备的热阻，其值与《Stratix II 设备手册》中提供的热阻值密切相关。表 2 显示了带有和不带散热器的设备的热阻公式。

　　如果计算出的结点温度（TJ）超过规定的最大允许结点温度（TJMAX），则需要一个外部散热解决方案（散热器、增加空气流或两者兼具）。

　　以下步骤提供了一个可以用来确定是否需要散热器的方法。此示例使用 EP2S180F1508 Stratix II 设备，其条件列于表 3：

　　1）使用结点温度公式，计算所列运行条件下的结点温度，结点温度为 144℃，高于规定的最高结点温度 85℃，因此绝对需要一个散热器来保证正常运行。

　　2）使用散热器到环境的公式（以及典型导热界面材料TIM的ΘCS 为 0.1 °C/W），计算所需的散热器到环境的热阻：

　　3）选择一个符合 1.52°C/W 热阻要求的散热器。散热器也必须在物理上适合于设备。

　　每分钟 400 英尺的气流下，Z40-12.7B 的热阻为 1.35℃/W。因此，该散热器可发挥作用，因为公布的热阻 ΘSA 小于所要求的 1.52°C/W。

　　81.6°C 低于规定的最大结点温度 85°C，验证了 Z40-12.7B 散热器解决方案可以发挥作用。

　　导热界面材料（TIM）用于IC封装和散热器的之间，来填补两种材料接合时产生的微空隙和表面凹凸不平的孔洞,减少传热热阻,提高散热性能。

　　导热硅脂（Thermal Grease），是一种传统的散热材料，界面热阻为0.2～1.0 K·cm2/W。导热膏呈液态或膏状，具有一定的流动性，在一定压强（一般为100～400Pa）下可以在两个固体表面间形成一层很薄的膜，能极大地降低两个异质表面间的界面热阻。

　　硅脂是目前市场份额最大的超低热阻热界面材料，在各类传统热界面材料中的热导率较高；在使用过程中只需要很小的扣合压力，就能产生非常好的导热效果；与基材的润湿性好，有利于空气的排出，达到提高整个体系导热性的目的。

　　相变材料采用低温热塑性粘合剂（主要是蜡），通常在 50 至 80℃ 范围内熔化。当在熔点以上操作时，粘合剂不生效且需要机械支持，因此它们总是与施加约 300 千帕压力的夹具一起使用。

　　1）电子元器件在刚开始运行时温度比较低，低于相变材料的熔点，此时相变材料为与导热垫片相似的固态，具有良好的弹性和恢复性，装配容易且不会出现被挤出的现象。

　　2）随着发热元器件的工作运行，温度迅速升高，当超过相变材料的熔点时，相变材料开始熔融，由固态变为可流动状态，从而浸润部件与热沉（或电路卡组件）之间的界面，像导电膏一样尽可能地填充所有空隙，进而减少材料界面间的接触热阻。

　　液态金属液态金属是一类室温或更高一些温度附近呈液态的金属材料。液态金属热界面材料能做到比最好的硅脂热阻还要再低至少30%的效果，但由于其腐蚀性、导电性和过于优秀的流动性，需要很严密的防护，一直没有大范围用开。

　　目前，索尼PS5采用了液态金属作为导热材料，以应对超高性能带来的热流密度和发热量的飙升。

　　导热凝胶又称导热弹性胶，是一种凝胶状的导热材料，通常是在具有较好弹性或塑性的基体（如硅胶、石蜡）中添加具有高热导率的颗粒，并经过固化交联反应制造而成的。导热凝胶的热导率为3～4 W/（m·K），在施加较大压力的情况下，厚度可以达到0.1mm，界面热阻可以低至0.8K·cm2/W。

　　导热凝胶可以像硅胶硅脂一样涂抹，然后固化为部分交联结构，可解决“泵出”问题。缺点是需要增加固化交联反应步骤，其热导率比导热膏低。

　　导热垫片又称导热硅胶片、导热硅胶垫、电绝缘导热片或软性散热垫等，通常是以硅橡胶为高分子聚合物基体，以高导热性的无机体颗粒为填料合成的片状热界面材料。导热垫片主要应用于填充发热元器件和散热片或金属底座之间的空隙，完成两者之间的热传递，同时起到减震、绝缘、密封等作用。

　　用于大几十W、小100W的芯片的垫片导热系数一般需要8~15W/m-K。

　　碳纤维导热垫片是一种以导热碳纤维为主要原材料的导热绝缘片，它结合了硅橡胶的柔软性、高温性能和阻燃性，以及碳纤维的高导热性、优异的机械性能和辐射散热能力。

　　导热胶带主要用作散热元器件的贴合材料，具有高导热性、绝缘、固定的功能，兼有柔软、服帖、强黏等特性。导热胶带与普通胶带或双面胶大致相同，是在聚酰亚胺膜、金属箔带等支撑材料单面或双面涂覆导热胶的胶带。

　　人工智能（Artificial Intelligence，AI）、深度学习、云计算、超级电脑等前沿技术正在引领着科技飞速发展，他们都有一个共同的特点：高性能芯片。

　　全球的科技界企业，如Google、Amazon、Intel、NVIDIA和AMD等都在投入巨大资源开发相关领域；中国的科技企业，如华为、阿里巴巴、百度、腾讯等也持续发力，为欣欣向荣的人工智能技术浪潮推波助澜。

　　未来，包括中央处理器（CPU）、图形处理器（GPU）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）等智能硬件芯片都将高速增长。

　　自半导体及芯片发明以来，主流的发展方向是对摩尔定律的延伸。不断缩小的晶体管制程能够缩小芯片尺寸、提升芯片承载晶体管数，从而提升芯片算力、速度及性能、减小功耗、降低成本。

　　随着制程（栅极或沟道的等效宽度）工艺进入纳米级别，制程的提升越发艰难，主要的阻碍来自两方面。一是量子隧穿效应（短沟道效应的一种）使得晶体管漏电、芯片发热，导致芯片性能下降、功耗增加。虽然该技术难题已在部分实验室利用碳化硅等新材料取得小规模突破，但尚未发展至可商业化的程度。

　　另一原因是先进制程芯片研发和制造成本高居不下，良率却越来越低。根据 IBS和 Gartner预测，5nm 的总设计成本高达~5亿美元；EUV光刻机、掩膜等价格也随技术提升不断拉高芯片代工成本。同时，韩国媒体Chosunbiz消息，三星和台积电3nm半导体良率均难以超过60%（据称台积电3nm良率在55%左右）。低良率显著增加了芯片的制造成本和销售压力，苹果因此为其 A17处理器芯片谈下了更便宜的价格。

　　摩尔定律放缓，芯片特征尺寸已接近物理极限，先进封装技术成为延续摩尔定律的重要途径，主流厂商以期在不牺牲小制程芯片的高性能、小体积、低功耗的基础上，利用封装技术降低成本，弥补先进制程前进的困难。

　　先进封装是指通过优化连接，在同一个封装内集成不同材料、线宽的半导体集成电路和器件等方式，提升集成电路的连接密度和集成度的前沿封装形式和技术。目前，带倒装芯片（FC）结构封装、晶圆级封装（WLP）、系统级封装（SiP）、2.5D/3D 封装等均被认为属于先进封装范畴，其中2.5D/3D封装增速在先进封装多个细分领域中位列第一。,

　　TrendForce报告指出，聊天机器人等生成式AI应用爆发式增长，造成了2023年AI服务器开发大幅扩张和对高端 AI芯片的高度依赖，在 2024年预计将带动先进封装产能增长30~40%。

　　先进封装处于晶圆制造与封测制程中的交叉区域，涉及 IDM、晶圆代工、封测厂商，市场格局集中。全球主要 6家厂商合计处理超过80%的市场份额，包括英特尔、三星 2家 IDM厂商，1家代工厂商台积电，及全球排名前三的封测厂商日月光、Amkor和JCET。

　　从发展历史来看，2.5D封装技术应用始于2010年代，是一种先进的异构芯片封装，能将多颗芯片做高密度的信号连接，集成进一个封装。它的主要特征包含三层立体结构：1）主芯片等多颗芯片长微凸块后倒装；2）含硅通孔 (TSV) 的介质层（Si interposer）制作凸块或锡球后，对应上下两层结构；3）将介质层倒装到基板上。

　　采用如此复杂的封装结构原因有很多，显示了2.5D封装的一些优点。为了满足运算速度不断提升的需求，内存与主芯片的物理距离越趋靠近。距离的减小意味着时间延迟的缩短和电子信号质量的优化，可实现更高速度，而且降低能耗。满足要求的硅介质层（Si Interposer）对接技术应运而生，封装技术进入到2.5D时代。

　　另一个原因是HBM数据并行位宽有 1024比特，HBM有大约 4,000个出球(输入/输出/电源/地)，与主芯片对接需要非常高的连接密度。传统的 FCBGA基板线宽已无法满足这样的高密度连接要求，必须升级至 2.5D硅介质层连接。

　　随着制程节点的推进，在高性能要求、SerDes高速传输需求、上市时间压力等整体综效的考量下，市场朝着系统级芯片（SoC）设计的发展步伐并不一致。部分将采用 2.5D异构芯片封装解决方案，将多颗SerDes 芯片与主芯片集成。

　　此外，还有一些良率方面的考量。功能强大的高端芯片需要更大的芯片面积，预计良率也较低。因此，在设计上将一个大芯片分解成多个较小的芯片，然后通过 2.5D异构芯片封装，就能提高良率并且降低成本。

　　在2.5D封装中，TSV（Through-Silicon Via）硅介质层技术能够实现高密度连接，它通过在芯片上穿孔并填充导电材料，实现芯片内、芯片间以及芯片与封装之间的垂直连接。此外3D TSV难度较高，仅有头部Foundry厂可以做，2.5D TSV通常比3D TSV尺寸更大，密度更小，制作难度更低，目前 OSAT封测厂可以加工。2.5D封装实现成本、性能和可靠性的完美平衡。

　　在完成硅介质层中段模块以后，它便能被贴合上封装基板，形成异构性 2.5D封装。在2011年Xilinx推出行业首个2.5D FPGA Vertext-V7时，负责封装的就是 Amkor，其在2009年开始研发2.5D封装。

　　Amkor 已经开发出两种主要的2.5D封装平台，基板上芯片（Chip on Substrate，CoS）和晶圆上芯片（Chip on Wafer，CoW）。CoS 于 2014 年开发完成，并导入大规模生产。CoW 平台为新的升级结构制程，在 2018年开始大规模生产。

　　CoS 制程首先将介质层贴合至基板，然后将多个芯片贴合至介质层，形成异构性封装。先完成制程中的 RDL（ReDistribution Layer，重布线层）之后，再将芯片贴装至 RDL介质层，这样的制程有个特别的名词— RDL First 或Die Last。这样的优点在于可以做中段试验，它能标记、淘汰不合格的半成品介质层，避免其再被封装而浪费其它昂贵的芯片，实现更高的良率。

　　CoW封装是从 CoS提升结构的下一代技术，它采用硅晶圆作为基板的晶圆级封装技术。相较之下，CoW首先将芯片贴合到介质层，然后晶圆级塑封，最后再将它们连接到封装基板上。此技术的优点是：能提供更强壮的物理结构，以满足更大芯片尺寸和更大介质层尺寸的封装技术要求。

　　HDFO（High-Density Fan-Out，高密度扇出性封装）, 先将有微凸块的芯片贴合至 RDL 预布线的介质层，切单后再倒装至 FCBGA 基板以完成异构芯片封装。类似 CoW但是没有TSV结构的晶圆级封装，保持了高密度连线，出色的信号质量，进一步降低封装成本，是下一代的异构芯片封装的发展方向。HDFO 异构芯片封装已成功用于多种应用，包括网通、服务器，以及多种 GPU 和 FPGA 等结构。

　　HDFO封装互连芯片(a)，然后将中段组装产品贴合到基板(b)。图源：Amkor

　　在2.5D先进封装技术领域，台积电也给出了他们的答案——CoWoS——全称Chip on Wafer on Substrate。CoWoS由CoW和oS组合而来：先将芯片通过Chip on Wafer（CoW）封装制程连接至硅晶圆，再把CoW芯片与基板（Substrate）连接整合成CoWoS。CoWoS 技术能够提高系统性能、降低功耗、缩小封装尺寸，也为台积电在后续的封装技术保持领先奠定了基础。

　　CoWoS的关键技术点主要如下。多芯片集成：将不同功能的芯片（如CPU、GPU、内存芯片等）集成到一个封装中，这些芯片可以采用不同的制造工艺节点，从而实现最佳的性能和成本效益组合。硅介质层（Interposer）：CoWoS技术的核心组件，提供了高密度的互连网络，其上的微凸块（μBumping）和TSV实现了芯片间的高速数据传输。高效散热：多芯片集成的封装需要有效的散热管理，CoWoS技术通过优化的封装设计和材料选择，可以实现高效散热，从而确保芯片在高负载下稳定运行。

　　CoWoS封装允许更有效地分布和散热，有助于在高性能计算中维持稳定的温度，避免过热导致的性能下降或损坏。CoWoS包括多层高导热热沉结构，这些热沉层可以是铜或其他高导热材料，能够在封装内提供多层散热路径，有效地将热量从芯片传导到外部散热系统；TSV技术使得热量能够从芯片通过垂直方向高效传导，减少了水平传导带来的热阻，也减少了芯片之间的热干扰；同时，CoWoS可在封装中集成和专门设计更复杂的热管理结构，如热管、散热片等，减少热点和热积累问题，有效分散和传导热量来进一步提高散热效率。

　　在台积电已实现的CoWoS-S5带散热片的盖式封装解决方案中，其在盖子和芯片之间插入特殊的非凝胶型热界面材料（non-gel type TIM）。此前在封装中通常使用的热界面材料为凝胶型TIM，然而其 3~10 W·m-1K-1的热导率在可靠性测试后会出现严重的覆盖性能退化，无法满足高性能计算和人工智能领域对高功率的需求。新型非凝胶型TIM（膜），热导率超过20 W·m-1K-1，集成在CoWoS-S5中后可靠性测试结果优异。随着封装集成度的提升，散热重要性日益增加。

　　从散热角度来看，CoWoS封装技术为高功率和高性能应用提供了更优异的散热性能，但其工艺复杂、成本较高，相比CoS生产工艺需要额外的步骤和技术，例如晶圆级封装、多层热沉的集成和高性能材料的使用，通常都会增加制造成本。例如，NVIDIA Tesla V100 GPU就采用了台积电的CoWoS封装技术。

　　CoS 封装技术结构相对简单，芯片直接封装在基板上，这种简化结构减少了封装层次，有助于降低热阻。同时，由于芯片直接接触基板，热量可以有效地从芯片传导到基板上，再通过基板散热到环境中，热阻较低。如Intel Core i7-8700K 处理器就是采用该封装方式。

　　CoS技术旨在通过简化封装工艺来降低成本和复杂性，但在高功率散热应用场景下，CoS中直接接触的基板可能无法充分处理所有芯片产生的热量。通常，CoS会在芯片和基板之间增j6股份有限公司加热界面材料或直接在基板背面安装散热器。此外，由于 CoS技术的简单结构，热量从芯片到基板的传导可能不均匀，会导致出现热点问题，现有的有机或陶瓷基板散热能力不能满足需求，基板材料的选择和设计对其热管理性能也至关重要。

　　这时，常温下具有2000 W·m-1K-1热导率、优异的介电性能以及较低的热膨胀系数的金刚石热沉材料出现在人们的视野中，凭借这些无可比拟的优势，越来越受到人们关注。

　　目前，常见的Si、SiC和 GaN等半导体材料热导率都相对较低，通常不超过 500 W·m-1K-1，而大功率电子器件功率密度可达 1000 W·cm-2；同时，不同功能区域间的功率密度差异会导致芯片内部温度分布的不均，局部热点甚至是芯片平均发热功率密度的 5~10倍。

　　金刚石片或膜是目前自然界存在的最高热导率热沉材料，有望将积累的热量有效导出，达到理想的散热效果，已被广泛认为是提高半导体器件散热能力的未来方案之一。无论是单晶金刚石，还是多晶金刚石，其热导率均远大于其他衬底材料，可作为替代其他散热衬底材料的更优方案。

　　金刚石与半导体器件的连接方式决定了散热效果的优劣。金刚石若能与半导体材料直接连接，则可充分发挥金刚石热导率高的特性，因此直连工艺研究一直是研究热点。金刚石与半导体的直接连接主要方式有：1）金刚石与半导体间通过沉积工艺实现直接连接；2）金刚石与半导体间通过低温键合实现直接连接。

　　在制备好的半导体器件上直接沉积一层金刚石膜或在器件正面沉积金刚石钝化层可以提高器件向上的散热能力，但热膨胀适配问题仍会导致外延层开裂。同时，CVD工艺沉积金刚石散热层时，一般需要在高温（＞700℃）及高浓度的氢等离子体氛围下，会严重刻蚀 Si、SiC 和 GaN等半导体，导致其电学等性能严重下降。

　　为了避免直接外延生长需要的高温和氢等离子体环境，先利用外延生长工艺在衬底上沉积半导体材料，然后去除衬底，并与金刚石衬底进行低温键合的方法得到广泛研究。无论是多晶金刚石，还是单晶金刚石，都可作为低温键合的热沉基板，这大大降低了制备金刚石衬底的难度；并且半导体外延层和金刚石热沉基板可在键合前独立制备，这精简了金刚石基半导体器件的工艺。

　　低温键合工艺虽然规避了外延生长的难点，但要求金刚石热沉基板和半导体外延层表面平整、翘曲度小、表面粗糙度低(＜1 nm)，这对目前加工工艺挑战较大。此外，直接键合时的压力大小和保压时间等难以有效控制，导致试样在键合过程中易破碎，良品率较低，尤其是大尺寸的试样更是难以实现，目前还在实验室探索阶段，仅在毫米尺度的小尺寸芯片上获得过成功，还无法大规模应用。

　　虽然金刚石散热片最理想的应用方式是与芯片直连，但利用金属进行芯片与基板间的间接连接封装，在半导体行业是一种较成熟的工艺。常用的工艺有使用焊料（锡铅或无铅）的软钎焊、使用低熔点中间层（如金锡共晶合金）的瞬时液相扩散焊和纳米银低温烧结等方式。

　　常规纳米银需加压烧结，且烧结温度＞250℃，可成功应用于封装温度和使用温度均较高（通常大于250℃）的SiC和GaN等芯片连接，但无法适用于硅芯片的大面积低温连接。而纳米银的大面积低温无压和低温低压烧结技术，是纳米银烧结工艺中的研究热点和难点，也是未来的关键性研究方向。金刚石CoS散热器件在高功率、高频等应用中有着广阔前景。

　　据法治日报报道，5月30日，网络上一段“一停车场起火，多车烧成空架”的视频引发网民广泛关注。这起火情发生在辽宁省大连市甘井子区一处停车场，场内停放的均为待交付的某品牌新能源汽车。据现场拍摄视频的市民介绍，因车辆停放间距极小，多辆汽车在短时间内相继被引燃。

　　极端大风突袭哈尔滨：过山车停摆倒挂半空，游客步行下撤；体育场顶棚被刮散，张信哲、张韶涵巨星演唱会紧急延期

　　5月31日，受强对流天气影响，哈尔滨国际会展中心体育场相关设施受到损坏，原计划当晚举行的“超级音雄”演唱会因此延期，主办方发文致歉。

　　央视曝光“葵花”品牌授权贴牌乱象：葵花商标现注册人按产品成本价20%收取授权费，明知代理商产品不合格，仍无视投诉默许其打上葵花品牌

　　入夏升温，蚊虫进入活跃期，驱蚊防护成为民生刚需，《财经调查》持续接到消费者投诉，他们买到的多款网红驱蚊产品，质量并不如意，使用效果和商家宣传，并不相符。 ‍ ‍央视网5月31日消息，“南天门计划”最新进展曝光，多款空天装备细节公开。

　　今年一季度，我国集成电路出口724.7亿美元，同比增长达77.5%，其中存储器产品出口459.9亿美元，同比增长达174.2%。存储器产品出口高速增长的原因有哪些？深圳一家电子科技企业专注于存储器产品出口18年，其80%的产品销往海外。

　　据伊朗方面5月31日消息，伊朗30日展示了一款最新型的攻击艇，成为伊朗海军力量的新象征。

　　江苏太仓一生态园2022年曾发生一起飞机坠毁事故，一名驾驶员和一名体验飞行的乘客身亡。2026年5月31日，澎湃新闻从遇难乘客的家属向女士处获悉，太仓市人民法院于5月29日作出一审判决，判定盛达通航、卓尔通航和海空雄鹰3家公司向死者家属赔偿人民币共计2568001.

　　5月30日，中国人民解放军专家学者j6股份有限公司代表团团长、国防大学教授孟祥青出席第23届香格里拉对话会第一场平行分组会议，并发表以“为维护全球战略稳定注入正能量”为主题的讲话。

　　37岁任素汐曾因面相丑被经纪公司排斥，如今演技出众，提名白玉兰，靠实力扭转口碑#任素汐#白玉兰提名#无尽的尽头#红毯造型

　　清陵雕像：英勇的帝王，万人景仰的大人物孙殿英，其名因一场震惊世人的盗墓事件，被永远铭刻在历史的耻辱印记之中。然而，历史的发展往往充满了意外与转折。谁也未曾预料到，孙殿英的儿子会走出一条与父亲完全不同的人生轨迹。 他依靠自己的勤奋努力和出众才华，在学术领域辛勤耕耘并收获了卓越成果，成为备受尊敬的知名学者。多年来，他始终积极投身于文物保护与文化传承工作，以实际行动，尽力弥补父亲当年犯下的严重过错。#历史人物 #历史故事